(Crédito de la imagen: @Locuza_ Twitter)
Ryzen 9 7950X3D de AMD es la CPU para juegos más rápida del planeta debido a la decisión de AMD de llevar su disruptiva tecnología de apilamiento de chips 3D al Zen 4, pero curiosamente, la compañía no ha compartido ningún detalle sobre su nuevo caché 3D de segunda generación. en sus materiales informativos Ryzen 7000X3D. Inicialmente encontramos algunos detalles en una conferencia tecnológica reciente que incluimos en nuestra revisión, y ahora AMD finalmente respondió algunas de nuestras preguntas de seguimiento y compartió nuevos detalles importantes, incluido que el chiplet permanece en el proceso de 7 nm y ahora tiene un pico. ancho de banda de hasta 2,5 TB/s, mientras que la V-Cache 3D de primera generación alcanzó un máximo de 2 TB/s (entre muchas otras funciones nuevas). También tenemos nuevas fotos y diagramas del nuevo Die de E/S de 6 nm que utiliza AMD para sus procesadores Ryzen 7000.
AMD pasó a la segunda generación de su 3D V-Cache e Intel no tiene tecnología competidora. Esto le da a AMD una victoria en las mejores CPU para juegos y ciertas aplicaciones de centros de datos. En general, la tecnología 3D V-Cache de segunda generación de AMD es un avance impresionante con respecto a la primera generación porque permite a la empresa aprovechar el ahora maduro y más económico nodo de proceso de 7 nm para aumentar su rendimiento informático. El nuevo diseño representa a AMD aprovechando la ventaja clave de las metodologías de diseño basadas en chiplets (utilizando un nodo de proceso más antiguo y menos costoso junto con una tecnología de proceso nueva y costosa) en la tercera dimensión. Ahora los detalles esenciales.
Imagen 1 de 8
(Crédito de la imagen: AMD)(Crédito de la imagen: AMD)(Crédito de la imagen: Hardware de Tom)(Crédito de la imagen: Hardware de Tom)(Crédito de la imagen: Hardware de Tom)(Crédito de la imagen: Hardware de Tom)(Crédito de la imagen: Hardware de Tom)(Crédito de la imagen: Hardware de Tom)
Primero, una actualización rápida de alto nivel. Como puede ver arriba, la tecnología 3D V-Cache de AMD apila un chiplet L3 SRAM adicional directamente en el centro del chiplet Compute Matrix (CCD) para aislarlo de los núcleos que generan calor. Este caché aumenta la capacidad a 96 MB para el chiplet equipado con 3D V-Cache, lo que aumenta el rendimiento de las aplicaciones sensibles a la latencia, como los juegos. Cubrimos los detalles profundos de la primera generación de esta tecnología aquí.
Recibimos nueva información sobre la implementación de la segunda generación directamente de AMD y de la Conferencia Internacional de Circuitos de Estado Sólido (ISSCC) de 2023, donde AMD hizo una presentación sobre la arquitectura Zen 4.
La generación anterior de 3D V-Cache de AMD usaba un chiplet SRAM L3 de 7 nm apilado sobre un CCD Zen 3 de 7 nm. AMD retuvo el proceso de 7nm para el nuevo chiplet L3 SRAM (llamado ‘L3D’), pero ahora lo apila sobre un CCD Zen 4 de 5nm más pequeño (consulte la tabla a continuación). Sin embargo, esto crea una falta de coincidencia de tamaño, lo que requirió algunos cambios.
Deslice para desplazarse horizontalmente Tecnología 3D V-Cache de segunda generación AMD Ryzen 9 7950X3DRow 0 – Celda 0 Die 7nm 3D V-Cache de segunda generación DieFirst-Gen 7nm 3D V-Cache Die5nm Zen 4 Core Complex Die (CCD)7nm Zen 3 Core Complex Die (CCD) Tamaño 36 mm ^ 241 mm ^ 266,3 mm ^ 280,7 mm ^ 2 Cantidad de transistores ~ 4,7 mil millones 4,7 mil millones 6,57 mil millones 4,15 mil millones MTr/mm ^ 2 (densidad del transistor) ~ 130,6 millones ~ 114, 6 millones ~ 99 millones ~ 51,4 millones
En primer lugar, AMD hizo que la matriz SRAM de 7 nm fuera más pequeña, por lo que ahora mide 36 mm2 en comparación con la 41mm2 de la generación anterior. Sin embargo, el número total de transistores sigue siendo el mismo en aproximadamente 4700 millones, por lo que el nuevo troquel es significativamente más denso que el chiplet de primera generación.
Como hemos visto con el chiplet SRAM de primera generación, el chiplet SRAM L3 de 7 nm tiene una densidad de transistores increíble: estamos viendo casi 3 veces la densidad del chiplet de cómputo de 7 nm de primera generación y, sorprendentemente, el chiplet SRAM de 7 nm es significativamente más denso. que un chip informático de 5 nm. Eso es porque, como antes, el chiplet usa una versión optimizada de densidad de 7nm especializada en SRAM. También carece de los circuitos de control típicos que se encuentran en la memoria caché: estos circuitos residen en la matriz base, lo que también ayuda a reducir la sobrecarga de latencia. Por el contrario, el chip de 5 nm incluye varios tipos de transistores junto con rutas de datos y otros tipos de estructuras que no están presentes en el chiplet L3 SRAM simplificado.
Como antes, la latencia adicional de la memoria caché SRAM L3 adicional pesa 4 relojes, pero el ancho de banda entre el chiplet L3 y el chip base ha aumentado a 2,5 TB/s, una mejora del 25 % con respecto al pico anterior de 2 TB/s.
El chiplet L3 SRAM apilado está conectado a la matriz base con dos tipos de vías de silicio (TSV, una conexión eléctrica vertical). Los Power TSV transportan energía entre chipsets, mientras que los Signal TSV transportan datos entre unidades.
En el diseño de primera generación, ambos tipos de TSV residían en la región L3 del chiplet base. Sin embargo, la memoria caché L3 en la matriz base ahora es más pequeña debido a la mayor densidad del proceso de 5 nm, y aunque el chiplet L3 SRAM de 7 nm es más pequeño, ahora se superpone a la memoria caché L2 (la generación anterior solo se superpuso a la L3 en la matriz base) . Como tal, AMD tuvo que cambiar las conexiones TSV tanto en la matriz base como en el chiplet L3 SRAM.
Imagen 1 de 5
(Crédito de la imagen: AMD)(Crédito de la imagen: AMD)(Crédito de la imagen: AMD)(Crédito de la imagen: AMD)(Crédito de la imagen: AMD)
AMD tuvo que extender los TSV de potencia L3 a la región L2 debido al tamaño de caché L3 más pequeño de 5 nm en la matriz base (como resultado de una mayor densidad y otros factores). Para el chip base, AMD logró una escala de área efectiva de 0,68x en la memoria caché L3, las rutas de datos y la lógica de control en comparación con el antiguo chiplet base de 7 nm, por lo que físicamente hay menos espacio para los TSV en el caché L3.
Los TSV de señal permanecen dentro del área de caché L3 en los datos básicos, pero AMD ha reducido el área de TSV en el caché L3 en un 50 % al aplicar los aprendizajes del diseño de primera generación junto con las mejoras de DTCO para reducir la sobrecarga de circuitos en la nueva interfaz de diseño de señal. .
La tecnología de apilamiento de chips 3D de AMD se basa en la tecnología SoIC de TSMC. El SoIC de TSMC no tiene cuentas, lo que significa que no utiliza microsaltos ni soldadura para conectar los dos troqueles. Puedes leer mucho más sobre el collage híbrido y el proceso de fabricación aquí. AMD nos dice que usó el mismo proceso de unión fundamental junto con el proceso continuo y las mejoras de DTCO, pero el tono mínimo de TSV no ha cambiado.
Deslice para desplazarse horizontalmenteRyzen 9 7950X3D Chiplet Boost Frecuencias y voltajesTom’s Hardware Measures Single-Threaded PeakMulti-Threaded SustainedVoltage (peak)nT PowerCCD 0 (3D V-Cache)5.25 GHz4.85 GHz1.15286WCCD 1 (sin caché adicional)5.75 GHz5,3GHz1. 384140 O
El chiplet L3 SRAM también permanece en el mismo dominio de potencia que los núcleos de la CPU, por lo que no se pueden ajustar de forma independiente. Esto contribuye a la frecuencia más baja en el chiplet equipado con caché porque el voltaje no puede exceder ~1,15 V. Puede ver más en nuestras pruebas detalladas de los dos tipos diferentes de chiplets aquí.
Imagen 1 de 4
(Crédito de la imagen: Hardware de Tom)(Crédito de la imagen: @Locuza_ Twitter)(Crédito de la imagen: Hardware de Tom)(Crédito de la imagen: Tom’s Hardware) Deslice para desplazarse horizontalmente Fila 0 – Celda 0 Matriz de E/S de 6nm (IOD) – Matriz de E/S de Ryzen 700012nm (IOD) – Matriz de E/S de Ryzen 50006nm (IOD) – EPYCSize117.8mm^2125mm ^ 2386,88 mm^2Recuento de transistores3,37 mil millones2,09 mil millones11 mil millonesMTr/mm^2 (densidad de transistor)~28,6 millones~16,7 millones~29,8 millones
La presentación ISSCC de AMD también incluyó muchos detalles nuevos sobre los troqueles de E/S (IOD) de 6 nm que se utilizan en los procesadores Ryzen 7000 y EPYC Genoa. En el álbum de arriba, puede ver las imágenes ampliadas y los datos anotados del chip detective. @Locuza_. También puede expandir el tweet a continuación para leer la excelente revisión de Locuza del Ryzen 7000 IOD.
Hemos puesto las especificaciones en la tabla para facilitar la comparación y, como puede ver, el EPYC Genoa I/O Die es simplemente enorme en comparación con la variante Ryzen 7000, eso se debe a que AMD puede conectar hasta 12 chiplets informáticos (CCD) a el troquel de E/S para sus procesadores EPYC Genoa.
Por el contrario, los chips de consumo están limitados a dos chiplets, una limitación inmutable porque, como puede ver en el diagrama de Locuza, el Ryzen 7000 I/O Die solo tiene dos enlaces Global Memory Interconnect 2 (GMI2) que conectan los chiplets de memoria. el DIO. Eso es un fastidio: significa que el IOD no admitirá tres chipsets de cómputo. Además, los modelos Génova con menor número de núcleos con cuatro CCD pueden tener enlaces GMI3 duales (modo ancho), una nueva característica que puede proporcionar ventajas en algunas tareas de procesamiento de memoria intensiva. Habría sido interesante agregarlo a los chips de consumo de doble CCD.
También hemos agregado el mazo completo de ISSCC 2022 a continuación para su lectura; incluye algunos otros datos interesantes.
Matriz de E/S de cliente Zen 4 Raphael 6nm:- 128b DDR5 PHY + 32b para ECC (8b por canal 32b)- 2x puertos GMI3, 3x CCD no son posibles. :p- 28x PCIe 5, Zen1/2/3 cIOD tenía 32x carriles PCIe. Por lo tanto, AMD ha reducido el desperdicio para el mercado de clientes. – Realmente solo un RDNA2 WGP, 128 Shader «Colores» https://t.co/bkqdVvhgrn pic.twitter.com/erYxTw1p8h4 de marzo de 2023
Ver más
Imagen 1 de 31
(Crédito de la imagen: AMD)(Crédito de la imagen: AMD)(Crédito de la imagen: AMD)(Crédito de la imagen: AMD)(Crédito de la imagen: AMD)(Crédito de la imagen: AMD)(Crédito de la imagen: AMD)(Crédito de la imagen: AMD)(Crédito de la imagen: AMD)(Crédito de la imagen: AMD)(Crédito de la imagen: AMD)(Crédito de la imagen: AMD)(Crédito de la imagen: AMD)(Crédito de la imagen: AMD)(Crédito de la imagen: AMD)(Crédito de la imagen: AMD)(Crédito de la imagen: AMD)(Crédito de la imagen: AMD)(Crédito de la imagen: AMD)(Crédito de la imagen: AMD)(Crédito de la imagen: AMD)(Crédito de la imagen: AMD)(Crédito de la imagen: AMD)(Crédito de la imagen: AMD)(Crédito de la imagen: AMD)(Crédito de la imagen: AMD)(Crédito de la imagen: AMD)(Crédito de la imagen: AMD)(Crédito de la imagen: AMD)(Crédito de la imagen: AMD)(Crédito de la imagen: AMD)
