Intel ha lanzado un parche (descubierto por Phoronix) que habilita el soporte para su motor Intel Software Defined Silicon (SDSi) en Linux. La tecnología está destinada a los próximos procesadores Intel Xeon y está diseñada para habilitar funciones de silicio adicionales después de la implementación de un procesador.
El parche no menciona ninguna característica específica que esté destinada a desbloquear o ningún procesador Xeon escalable específico que esté destinado a actualizar (creemos que Sapphire Rapids), pero brinda una comprensión general de cómo debería funcionar. Resulta que todo el proceso es puramente software, por lo que no requiere ninguna manipulación de hardware. Por lo tanto, esto se puede hacer con relativa facilidad.
La iniciativa SDSi de Intel parece ser una de las principales, pero Intel no es nuevo en ofrecer actualizaciones de software para sus CPU. El último ejemplo de esta capacidad de actualización de software es la tecnología RAID virtual en CPU de Intel (Intel VROC), que depende de Intel Volume Management Hardware del dispositivo (VMD) integrado en la CPU y debe habilitarse mediante una llave de hardware especial. La compañía también ofreció una vez su actualización de software de servicio de actualización para sus CPU de cliente de nivel de entrada que aumentaría la velocidad de su reloj, desbloquearía una parte del caché que no se usaba anteriormente y habilitaría la tecnología Hyper-Threading.
Intel aún tiene que describir completamente lo que pretende ofrecer en su iniciativa Software Defined Silicon, pero la cantidad de opciones posibles es ilimitada.
Originalmente, los procesadores Intel Pentium II / III / 4 Xeon eran esencialmente piezas de escritorio con caché adicional y soporte para SMP (multiprocesamiento simétrico). Pero los procesadores Xeon de Intel han adquirido muchas características en los últimos 15 años que no son compatibles con las CPU del cliente y no son requeridas por los sistemas del cliente. De hecho, las últimas CPU escalables Xeon de Intel admiten instrucciones que no son compatibles con los modelos de los clientes.
En los últimos años, Intel ha comenzado a diferenciar las características y el rendimiento de sus procesadores Xeon escalables con piezas premium que admiten más memoria, capacidad SMP de ocho vías, más núcleos y todas las tecnologías que el gigante de los chips tiene para ofrecer.
Con el lanzamiento de sus procesadores escalables Xeon ‘Sapphire Rapids’ de cuarta generación, Intel brindará soporte para una multitud de nuevas instrucciones y aceleradores de propósito especial diseñados para cargas de trabajo emergentes. Aún así, muchos de los clientes empresariales de Intel que utilizan servidores locales pueden no ver ningún valor inmediato en tecnologías como Advanced Matrix Extensions (AMX), Data Streaming Accelerator (DSA) o CXL 1.1. De hecho, incluso los proveedores de servicios en la nube a hiperescala pueden no necesitar todas las funciones en todos sus sistemas.
Para satisfacer las necesidades inmediatas de sus clientes, Intel quiere ofrecer CPU en las configuraciones que necesitan ahora, pero con SDSi puede dejar la puerta abierta para futuras actualizaciones de software si un cliente necesita funcionalidad adicional o simplemente decide reutilizar una máquina. Esta capacidad de actualización garantiza que los clientes de Intel no recurran a AMD si necesitan una función adicional o dos y seguirán pagando a Intel por sus tecnologías.
Aquí está la descripción oficial del motor de silicio definido por software de Intel (SDSi):
El silicio definido por software de Intel (SDSi) es un mecanismo posterior a la fabricación para habilitar funciones de silicio adicionales. Las funciones se habilitan mediante un proceso de activación de licencia. El controlador SDSi proporciona una interfaz ioctl por socket para que las aplicaciones realicen tres funciones principales de aprovisionamiento:
1. Proporcione un certificado de clave de autenticación (AKC), una clave escrita en la NVRAM interna que se utiliza para autenticar una carga útil de activación específica de la capacidad.
2. Proporcione una carga útil de activación de capacidad (CAP), un token autenticado mediante AKC y aplicado a la configuración de la CPU para activar una nueva función.
3. Lea el certificado de estado SDSi que contiene el estado de configuración de la CPU.
Las operaciones ioctl ejecutan comandos de buzón de correo específicos de la función que envían solicitudes al hardware SDSi para realizar la autenticación de carga útil y habilitar la configuración de silicio (que estará disponible después de los ciclos de encendido).
El dispositivo SDSi en sí se enumera como un recurso PCIe VSEC en el dispositivo del módulo de servicios de administración fuera de banda de Intel (OOBMSM). El dispositivo SDSi es una celda del controlador MFD intel_pmt y, como tal, tiene una dependencia de compilación en CONFIG_MFD_INTEL_PMT.
Enlace: https://github.com/intel/intel-sdsi
