Hemos oído hablar de la memoria HBM4 varias veces en los últimos meses, y esta semana Samsung reveló que espera que la HBM4 se envíe en 2025. La nueva memoria contará con una interfaz de 2048 bits por pila, el doble de ancha que la de 1024 bits. interfaz en el HBM3. pedazo.
«De cara al futuro, se espera que HBM4 se introduzca en 2025 con tecnologías optimizadas para altas propiedades térmicas en desarrollo, como el ensamblaje de película no conductora (NCF) y la unión híbrida de cobre (HCB)», dijo SangJoon Hwang, vicepresidente ejecutivo y director de El equipo de tecnología y productos DRAM de Samsung Electronics, escribió en una publicación del blog de la empresa.
Aunque Samsung espera que el HBM4 se lance en 2025, es probable que su producción comience en 2025-2026, ya que la industria deberá prepararse en gran medida para esta tecnología. Mientras tanto, Samsung ofrecerá a sus clientes sus pilas de memoria HBM3E con una tasa de transferencia de datos de 9,8 GT/s que ofrecerá un ancho de banda de 1,25 TB/s por pila.
A principios de este año, Micron reveló que la memoria ‘HBMNext’ aparecería alrededor de 2026, proporcionando capacidades por pila de entre 32 GB y 64 GB y un ancho de banda máximo de 2 TB/s por pila o más, un fuerte aumento en comparación con los 1,2 TB/s por pila de el HBM3E. . Para crear una pila de 64 GB, necesitará una pila de 16 Hi con dispositivos de memoria de 32 GB. Aunque los stacks 16-Hi son compatibles incluso con la especificación HBM3, nadie ha anunciado este tipo de productos hasta ahora y parece que stacks tan densos sólo llegarán al mercado con HBM4.
Para producir pilas de memoria HBM4, incluidas pilas de 16 Hi, Samsung necesitará mejorar algunas tecnologías nuevas mencionadas por SangJoon Hwang. Una de estas tecnologías se llama NCF (película no conductora) y es una capa de polímero que protege los TSV en sus puntos de soldadura contra el aislamiento y los golpes mecánicos. Otra es HCB (unión híbrida de cobre), que es una tecnología de unión que utiliza un conductor de cobre y una película aislante de óxido en lugar de soldadura convencional para minimizar la distancia entre dispositivos DRAM y permitir colisiones más pequeñas requeridas para una interfaz de 2048 bits.
